

Nomes: Igor dos Reis Gomes e Fernando Hiroshi Murusaki

$$1- \text{MIPS(sequencial)} = \frac{2,8 \cdot 10^9}{3,2 \cdot 10^6} = 875 \text{ MIPS}$$

$$\text{MIPS(paralelo)} = \frac{2,8 \cdot 10^9 \cdot 32}{2,1 \cdot 10^6} = 42666,67 \text{ MIPS}$$

$$2- \text{speedup} = \frac{1}{(1-f) + \frac{f}{N}} \rightarrow \text{speedup} = \frac{1}{(1-0,85) + \frac{0,85}{32}} \approx 5,66 //$$

$$\text{speedup real} = \frac{42666,67}{875} = 48,76 //$$

3- No caso dessa plataforma, a pipeline beneficia para o aumento do desempenho pois fica possível o processador realizar diferentes operações que envolvem cada transação recebida, então o processador pode processar transações que não estão no mesmo estágio de operação. Esse pipeline faz com que o CPI do sistema diminua pois aumenta o número de instruções por cada ciclo.

4- Os mecanismos prefetch faz com que a informação que o processador precisará já sejam movimentadas anteriormente para a memória cache, ao invés de estar ainda na memória, que faria com que fosse necessário mais tempo para adquirir a informação e com a execução especulativa, o processador já terá previsto qual seria a próxima execução, acelerando a velocidade das operações.

5- Caso a frequência fosse aumentada sem mudar o CPI, o desempenho seria melhorado, isso devido que a relação entre clock e desempenho é inversamente proporcional, já que o tempo de execução de um sistema vai ser menor aumentando o clock.

6- Em relação ao balanceamento de carga, ao aumentar a quantidade de núcleos, deve-se distribuir as tarefas de forma uniforme nos núcleos, para que não exista sobrecarga ou ociosidade, e em relação a localidade de dados é necessário fazer com que os dados que são mais utilizados estejam próximos aos núcleos para ter acesso aos dados mais rapidamente.

7- Ao aumentar o número de threads, o CPI tende a diminuir. Porém, no aumento de threads, o desempenho melhora, pois é possível melhorar a eficiência na execução de tarefas paralelizáveis. Essa melhora de desempenho ocorre até certo ponto e isso se deve aos gargalos de memória e contenção no acesso de recursos compartilhados, devido a maior quantidade de threads que pode sobrecarregar algumas operações do sistema e isso pode fazer o CPI voltar a aumentar.

8- O QPI em sistemas com multiprocessadores tem o papel de deixar o sistema mais rápido e responsivo. Suas vantagens são a baixa latência no transporte de informações e o suporte a múltiplos processadores, tornando-se essencial em ambientes hospitalares, onde a integridade e a velocidade das informações pode custar vidas.

9- $4 \times 7 \text{ GB/s}$

$6 \times 0,5 \text{ GB/s}$

total: $4 \cdot 7 + 6 \cdot 0,5$

total: 31 GB/s

O barramento PCIe 4.0 será suficiente,
pois $31 < 2 \cdot 16$

10- Com um buffer duplo as interrupções são imperceptíveis, pois enquanto um buffer lê dados, o outro grava, tornando a operação muito mais eficiente.

11- Toda vez que ocorre uma interrupção, a CPU suspende a tarefa atual e começa um processo de rotina de interrupção. Técnicas como interrupções vetorizadas e masking mudam como o computador lida com essa rotina, fazendo com que possa impactar menos nas operações que já estão sendo realizadas.

12- A interconexão ponta-a-ponta torna a troca de informações extremamente rápida. Comparando com o barramento compartilhado, o isolamento de falhas é mais prático pois não deixa falhas críticas atrapalharem no funcionamento geral do sistema, não abrindo espaço para erros durante o transporte de informações

13- a) linha: $10 = 2^1$
TAG: 4 bits

b) linha: $10_2 = 2_{10}$

c) D2

14- a) Tag: 0
linha: $0_2 = 0_{10}$
deslocamento: 00 0000

b) Para o deslocamento: $64 = 2^6 \therefore 6$ bits após o valor armazenado
Para a linha: 10 BITS (1024 linhas)
Para a TAG: 4 primeiros bits

c) 0000000000 (linha 0)

d) 13 57 92 46h
11 10 01 00

15) Erro L1

Processador verifica L1 e não encontra dado, então ele busca na L2 essa informação faltante, quando encontra, a informação é transportada em FIFO percorrendo todas camadas da memória cache.

16) No cache virtual L1, a velocidade no transporte de informações é mais rápido, porém tem menos armazenamento, pois utiliza endereços virtuais ao invés de endereços físicos como na L2. Na L1 pode ocorrer o problema de Aliasing, justamente por utilizar memória virtual. Na L2 o armazenamento é maior, porém a velocidade é maior pois utiliza endereços físicos. O Aliasing ocorre quando duas ou mais informações na memória virtual apontam para um mesmo endereço físico. Ele pode ser evitado utilizando L2.